Huawei rivoluziona lo sviluppo futuro dell’industria dei semiconduttori con la Legge di scaling Tau (τ). Annunciata in occasione dell’IEEE International Symposium on Circuits and Systems (ISCAS) 2026 da He Tingbo, President of Huawei Semiconductor e Director del Huawei Scientist Committee, questo nuovo principio si propone come alternativa alla Legge di Moore, sostituendo il tradizionale scaling geometrico con lo scaling temporale (τ) per l’evoluzione sia dei semiconduttori sia dei sistemi elettronici.
Negli ultimi anni, la Legge di Moore, che ha guidato l’industria dei semiconduttori per oltre cinque decenni, ha incontrato limiti fisici sempre più stringenti e ritorni economici decrescenti. L’industria globale si trova infatti sempre più vincolata dal rallentamento dello scaling geometrico dei transistor e dalla progressiva riduzione dei benefici legati al costo per transistor. Il settore si trova quindi ad affrontare una sfida urgente e condivisa: superare i limiti fisici dei processi tradizionali e individuare un nuovo percorso evolutivo sostenibile, in grado di rispondere alla crescente domanda di capacità computazionale.
Per rispondere a queste esigenze, la società introduce la legge di scaling τ, alla base di tecnologie innovative come LogicFolding e di un nuovo approccio di co-ottimizzazione multilivello che integra dispositivi semiconduttori, circuiti, chip e sistemi. L’obiettivo è ridurre progressivamente la costante temporale τ per migliorare prestazioni, efficienza energetica e densità dei transistor lungo tutta l’architettura. Questo approccio si sviluppa sui quattro livelli:
- A livello di dispositivo: ottimizzazione della resistenza e della capacità parassita di transistor e interconnessioni per minimizzare la costante temporale τ a livello fisico di base.
- A livello circuitale: adozione dell’architettura LogicFolding per superare i limiti fisici dei layout di circuito tradizionali, riducendo significativamente il cablaggio del percorso critico, diminuendo in modo efficace il carico resistivo e capacitivo nella propagazione del segnale e aumentando così la densità dei transistor e le performance circuitali.
- A livello di chip: implementazione di una progettazione coordinata full-stack tra software, architettura e silicio, per ottenere un controllo granulare e basato sul carico di lavoro dei flussi di istruzioni e dati, migliorando il parallelismo e l’efficienza a livello di sistema e riducendo sensibilmente i tempi di esecuzione end-to-end.
- A livello di sistema: ridefinizione dei protocolli di interconnessione dei sistemi di calcolo attraverso UnifiedBus, per abilitare un indirizzamento di memoria unificato e una semantica di memoria nativa per i SuperPoD, riducendo drasticamente la latenza nelle comunicazioni di sistema.
Durante la sua presentazione, He Tingbo ha inoltre illustrato le applicazioni della legge di scaling τ agli smartphone e all’AI computing. Negli ultimi sei anni, Huawei ha progettato e prodotto in massa 381 chip sviluppati secondo la legge τ, destinati a un’ampia gamma di industrie, settori e mercati. I chip Kirin, il cui lancio è previsto per l’autunno 2026, saranno i primi ad adottare l’architettura LogicFolding, con un significativo incremento delle prestazioni. Entro il 2031, i chip di fascia alta progettati da Huawei sulla base della legge di scaling τ dovrebbero raggiungere una densità di transistor equivalente ai processi produttivi a 14 Å (1,4 nm).
Guardando al futuro, He Tingbo ha dichiarato: “Crediamo che apertura e collaborazione siano elementi fondamentali per sostenere il progresso continuo dell’industria dei semiconduttori. Nessuna azienda può trovare autonomamente tutte le risposte lungo il percorso evolutivo dei semiconduttori. Con la legge di scaling τ, auspichiamo di collaborare strettamente con scienziati, ingegneri e partner industriali di tutto il mondo per promuovere uno sviluppo sostenibile dell’industria dei semiconduttori e dell’elettronica”.
